SK하이닉스, 칩 사이 데이터 빛으로 옮긴다···'광공동패키징' 상용화, 네이처 게재

SK하이닉스가 이규상 미국 버지니아대 교수 등 글로벌 연구진과 함께 차세대 인공지능(AI) 인프라의 핵심 기술인 광공동패키징(CPO·Co-Packaged Optics)의 상용화 로드맵을 세계적 학술지 <네이처 일렉트로닉스(Nature Electronics)>에 발표했다.

고대역폭메모리(HBM) 하나의 혁신을 넘어, 랙(Rack)과 포드(Pod) 단위로 묶인 데이터센터 전체의 병목을 해결하는 시스템 설계도를 제시했다는 점에서 업계의 관심이 쏠린다.

이번 논문 '고성능 컴퓨팅 및 인공지능을 위한 CPO 기술(Co-packaged optics for high-performance computing and artificial intelligence)'에는 홍승훈 SK하이닉스 AI Infra 팀장과 이규상 버지니아대 전기컴퓨터공학과 교수가 교신저자로 참여했고, 일리노이대 어바나-샴페인, 난양공대, 매사추세츠공대(MIT), 연세대 연구진이 공동 저술했다.

연구진이 짚은 문제는 이른바 '대역폭 장벽(Bandwidth Wall)'이다. 그래픽처리장치(GPU) 등 하드웨어 연산 성능은 2년마다 3배씩 늘어나는 반면, 칩과 칩 사이를 잇는 연결기술(인터커넥트) 대역폭은 1.4배 느는 데 그치고 있다. 수천 개의 GPU와 HBM을 엮은 초대형 클러스터가 등장하면서, 기존 구리 배선은 거리가 멀어질수록 신호 감쇠와 전력 소모가 커져 한계에 부딪혔다.

해법으로 제시된 CPO는 광 신호를 주고받는 송수신기(TRx)를 프로세서와 한 패키지 안에 넣어, 칩 사이의 데이터를 구리 배선 대신 빛으로 전달하는 기술이다.

홍승훈 팀장은 이를 "칩과 칩이 긴 전기 배선 대신 빛으로 데이터를 주고받을 수 있도록 만드는 기술"이라고 설명했다. 짧은 거리에서는 구리 배선이 경제적이지만, 속도와 거리가 늘어날수록 보상 회로 탓에 전력 소모와 지연시간이 커진다는 게 광 연결을 앞세운 이유다. 논문은 이를 바탕으로 노드당 100Tb/s 이상의 대역폭, 1pJ/bit 미만의 에너지 소비, 10ns 미만의 칩 간 지연시간이라는 구체적 기술 목표를 제시하고, 2D 패키징에서 2.5D 인터포저, 3D 이종집적으로 이어지는 상용화 경로를 체계화했다.

연구진은 한발 더 나아가 광 연결을 메모리 인터페이스까지 확장한 '옵틱스 중심(Optics-Centric)' 아키텍처도 제안했다. 광 인터포저로 연산 자원과 메모리 자원을 직접 이어, 여러 가속기가 하나의 거대한 메모리 풀을 공유하도록 하는 구상이다.

이규상 교수는 연구 배경에 대해 "연산칩 성능이 향상돼도 칩 사이의 데이터 이동 능력이 이를 따라가지 못하면 시스템 전체 성능은 올라가지 않는다"며 "물리적 한계를 안고 있는 구리 배선 대신 빛으로 데이터를 옮기는 것이 가장 유력한 확장 경로"라고 말했다. 그는 이어 "광 인터커넥트는 이미 실험실을 벗어나 산업화 초입에 들어섰다"며 "결국 핵심은 메모리 소자와 컨트롤러, 광소자, 패키지를 하나의 시스템으로 공동설계(Co-design)하는 것"이라고 짚었다.

홍승훈 팀장은 "학계의 전문성과 산업계의 현장 경험이 연결돼 AI 인프라의 미래 방향을 함께 제시했다는 점에서 의미가 크다"며 "앞으로도 고객과 산업 생태계에 실질적 가치를 제공할 수 있는 개방형 협력을 지속 확대하겠다"고 말했다.

두 사람은 산학 협력의 시너지에 대해 "학계는 성능의 한계를 넓히는 데 강점이 있고, 산업계는 수율·원가·냉각·공급망 등 대규모 시스템 적용에 필요한 조건을 안다"며 "이 두 관점이 만나 현실적인 로드맵을 제시할 수 있었다"고 입을 모았다. 향후 계획에 대해 이 교수는 초박막형 광학 재료 집적과 마이크로LED(µLED)를 활용한 초병렬 광 인터커넥트 연구를, 홍 팀장은 고객·생태계 파트너와의 개방형 협력 확대를 각각 꼽았다.

<네이처 일렉트로닉스>는 2018년 창간된 네이처 포트폴리오(Nature Portfolio) 산하 학술지로, 전기전자공학 분야에서 최상위 수준인 Q1 등급으로 분류된다. 위키백과 등에 따르면 최근 피인용지수(임팩트팩터)는 30대 중반에 달해 전자공학 학술지 중에서도 손꼽히는 권위를 인정받는다. SK하이닉스가 이 학술지에 시스템 단위 기술 로드맵을 게재한 것은, 개별 소자 성능 경쟁을 넘어 데이터센터 전체 설계를 주도하겠다는 메시지로도 읽힌다.

CPO는 이미 논문을 벗어나 실제 제품으로 옮겨가는 단계다.

엔비디아는 올해 1월 공개한 스펙트럼-6 이더넷 스위치에 CPO를 적용해 102.4Tbps의 스위칭 용량을 구현했으며, 기존 대비 전력 효율은 5배, 안정성은 10배 높였다고 밝혔다. 반도체 위탁생산(파운드리) 1위 업체인 TSMC도 3D 적층 칩렛과 광학소자를 결합한 CPO 기술을 완성해 내년 초부터 엔비디아·브로드컴 등 주요 고객사에 샘플을 제공할 예정이며, 엔비디아 차세대 GPU 아키텍처 '루빈(Rubin)'과 서버랙 제품 GB300에도 적용될 것으로 전망된다. 업계에서는 CPO 대역폭이 기존 GPU 간 연결 기술인 4세대 NVLink보다 1.8배 크고, 전력 소모는 최대 50%까지 줄일 수 있는 것으로 보고 있다. 다만 광학 장치의 미세한 정렬 오차가 수율을 크게 떨어뜨릴 수 있어, 양산 안정화가 CPO 확산의 관건으로 꼽힌다.

파운드리 업계의 경쟁도 본격화하는 모습이다. 삼성파운드리는 2026년 플러그형 광트랜시버를 시작으로 2028년 스위치 기판에 광엔진을 이식한 CPO를, 2030년에는 레이저까지 포함한 완전 통합형 설루션을 목표로 단계적 로드맵을 공개했다. 인텔은 연산장치와 함께 패키징하는 독립형 광학 입출력 서브시스템 '광컴퓨트인터커넥트(OCI)' 칩렛을, 글로벌파운드리는 고객이 광엔진을 맞춤 설계할 수 있는 개방형 플랫폼 '스케일(SCALE)'을 각각 선보이며 시장 선점에 나서고 있다.

SK하이닉스가 이번 논문으로 제시한 메모리·패키징·광인터커넥트 공동설계 로드맵은, 이런 파운드리 중심의 경쟁 구도에서 메모리 기업의 역할과 협상력을 함께 넓히려는 포석으로도 풀이된다.